Bộ phận hàng không EP1K100FC484-3N Số phần tử logic 4992 LE

Bộ phận hàng không EP1K100FC484-3N Số phần tử logic 4992 LE

Mô tả các bộ phận hàng không:

Các thiết bị Altera® ACEX 1K cung cấp kiến ​​trúc chi phí thấp, tiết kiệm chi phí bằng cách kết hợp kiến ​​trúc bảng tra cứu (LUT) với EAB.Logic dựa trên LUT cung cấp hiệu suất và hiệu suất được tối ưu hóa cho các thiết kế xử lý tín hiệu số (DSP), đường dẫn dữ liệu, toán học hoặc kỹ thuật số chuyên sâu, trong khi EAB triển khai RAM, ROM, RAM cổng kép hoặc nhập trước xuất trước (FIFO) chức năng.Các yếu tố này làm cho ACEX 1K phù hợp với các chức năng logic và chức năng bộ nhớ phức tạp như xử lý tín hiệu số, thao tác đường dẫn dữ liệu rộng, chuyển đổi dữ liệu và vi điều khiển, theo yêu cầu trong các ứng dụng truyền thông hiệu suất cao.Dựa trên các phần tử CMOS SRAM có thể cấu hình lại, kiến ​​trúc ACEX 1K kết hợp tất cả các tính năng cần thiết để triển khai các siêu chức năng mảng cổng thông thường, cùng với số lượng chân cắm cao để cho phép giao diện hiệu quả với các thành phần hệ thống.Quy trình tiên tiến và yêu cầu điện áp thấp của lõi 2,5-V cho phép thiết bị ACEX 1K đáp ứng yêu cầu của các ứng dụng chi phí thấp, khối lượng lớn, từ modem DSL đến thiết bị chuyển mạch giá rẻ.

Khả năng cấu hình lại các thiết bị ACEX 1K cho phép thử nghiệm hoàn chỉnh trước khi vận chuyển và cho phép nhà thiết kế tập trung vào mô phỏng và xác minh thiết kế.Khả năng cấu hình lại thiết bị ACEX 1K loại bỏ việc quản lý hàng tồn kho cho các thiết kế mảng cổng và tạo véc tơ thử nghiệm để khắc phục lỗi

Các tính năng của bộ phận hàng không:

■ Thiết bị logic lập trình được (PLD), cung cấp khả năng tích hợp hệ thống trên chip lập trình được (SOPC) với chi phí thấp trong một thiết bị duy nhất

– Mảng nhúng nâng cao để triển khai các siêu chức năng như bộ nhớ hiệu quả và các chức năng logic chuyên biệt

– Khả năng cổng kép với chiều rộng lên tới 16 bit cho mỗi khối mảng nhúng (EAB)

– Mảng logic cho các chức năng logic chung

■ Mật độ cao

– 10.000 đến 100.000 cổng điển hình (xem Bảng 1)

– Lên đến 49.152 bit RAM (4.096 bit trên mỗi EAB, tất cả đều có thể được sử dụng mà không làm giảm dung lượng logic)

■ Kiến trúc có thể lập trình tiết kiệm chi phí cho các ứng dụng khối lượng lớn

– Quy trình tối ưu chi phí

– Giải pháp chi phí thấp cho các ứng dụng truyền thông hiệu suất cao

■ Tính năng cấp hệ thống

– Các chân I/O MultiVoltTM có thể điều khiển hoặc được điều khiển bởi các thiết bị 2,5-V, 3,3-V hoặc 5,0-V

- Sự tiêu thụ ít điện năng

– Hiệu suất I/O hai chiều (thời gian thiết lập [tSU] và độ trễ giữa đầu ra xung nhịp [tCO]) lên đến 250 MHz

– Hoàn toàn tương thích với Thông số kỹ thuật bus cục bộ PCI của nhóm quan tâm đặc biệt về kết nối thành phần ngoại vi (PCI SIG), Bản sửa đổi 2.2 cho hoạt động 3.3-V ở 33 MHz hoặc 66 MHz

Thông số kỹ thuật của các bộ phận hàng không: